Vai al contenuto
AI.info

Ricerca

Halley: un piano di controllo predittivo per le reti ottiche dei data center di IA

Un modello di IA di frontiera viene addestrato in un data center di IA, su decine di migliaia di acceleratori collegati da una rete dedicata, e ogni fase dell’addestramento si conclude con tutti gli a

arXiv
2611.04408
Pubblicato
2026-11-03
Autori
Manav Mishra, Krishna M. Sivalingam

Abstract degli autori

Un modello di IA di frontiera viene addestrato in un data center di IA, su decine di migliaia di acceleratori collegati da una rete dedicata, e ogni fase dell’addestramento si conclude con tutti gli acceleratori che scambiano dati contemporaneamente. Tra i rack, la rete è ottica e ciascuno dei suoi quattro livelli, dai laser agli switch, adotta una politica fissa o a posteriori. I laser che condividono un alloggiamento, il raffreddamento e l’alimentazione possono guastarsi insieme. A parità di rapporto di riserva, i guasti correlati pongono un limite dimostrabile alla disponibilità di un pool, per quanto questo cresca. In questo articolo presentiamo Halley, un framework completo di piano di controllo predittivo che legge lo stato successivo di ciascuna risorsa e interviene prima che si verifichi il guasto. Ha quattro componenti, ciascuno con una garanzia formale: LightReserve dimensiona il pool di laser per garantire un limite di copertura; FoldFit pianifica lo switch con una prestazione entro un fattore $11/9$ dall’ottimo; ThermaLead mantiene sotto controllo un microring con un controllo che anticipa di un passo; e TriageGuard protegge per primi i moduli a più alto rischio. Halley assegna a ogni livello un controllore predittivo che, in caso di incertezza, lascia il posto alla politica già in uso. Nelle simulazioni del sistema composto, il goodput effettivo — la quota di throughput ideale mantenuta — passa dal 65,2\% al 76,5\% se si perde una finestra che esaurisce le riserve. Se si perde soltanto la larghezza di banda dei canali oscuri, raggiunge il 67,4\%. Per megawatt, ciò equivale a un addestramento fino a 1,03--1,17 volte maggiore; a parità di addestramento, la capacità del data center può essere ridotta fino al 3,3--14,7\%. I circuiti di fallback di \textsf{Halley} sono verificati formalmente, dimostrano di raggiungere una chiusura del timing su una FPGA commerciale e superano il signoff a 130~nm.

Il riassunto di questo paper è disponibile solo in inglese: leggilo nella pagina inglese.

Leggi il paper originale su arXiv