The Pulse
Micro-Nano Core raccoglie oltre 1 miliardo di yuan nel round C2
Micro-Nano Core afferma di aver raccolto oltre 1 miliardo di yuan nel round C2, guidato da JianTou Investment, e di aver già completato il tape-out di tre chip. L’azienda prevede di avviare i test con i clienti all’inizio del 2027, mentre l
AI.info Team · Scritto con l’IA · verificato ·
«La potenza di calcolo per l’IA a livello mondiale sta passando dall’“era dell’addestramento” all’“era dell’inferenza”. La domanda di inferenza sui dispositivi e nel cloud sta crescendo rapidamente su entrambi i fronti, e il settore è a un punto di svolta per la diffusione su larga scala della potenza di calcolo intelligente».
JianTou Investment, l’investitore capofila
Micro-Nano Core afferma di aver raccolto oltre 1 miliardo di yuan (circa 140 milioni di dollari) in un round di finanziamento C2 guidato da JianTou Investment. Nell’annuncio aziendale del 28 ottobre figurano, tra gli altri investitori, Hangzhou Capital, Kaitai Capital, Xiaochi Capital, Yantai Caijin, Shengkun Investment, SDIC Taikang e Lingyang Fund, oltre ad azionisti già presenti che hanno aumentato le proprie quote. Il round è denominato in yuan, non in dollari statunitensi. Micro-Nano Core non ha comunicato una valutazione.
Completato il tape-out di tre chip
L’azienda di Hangzhou afferma di aver raccolto oltre 2 miliardi di yuan nei due mesi in cui si sono svolti i round C1 e C2, e 3 miliardi di yuan nell’arco di sei mesi. Intende destinare i fondi allo sviluppo dei chip e ai tape-out, ai test con i clienti, alle schede di calcolo e ai server, agli strumenti software, alla preparazione della catena di fornitura e alle sperimentazioni con i clienti nei mercati cloud ed edge. La raccolta dà all’azienda margine per portare avanti i prodotti, ma i suoi primi tre chip non sono ancora arrivati alla fase di test con i clienti.
Micro-Nano Core afferma di aver completato il tape-out di tre chip delle linee LP-CIM e PCIe-CIM. I prodotti LP-CIM sono destinati all’inferenza a basso consumo sui dispositivi edge, compresi i telefoni con IA; PCIe-CIM punta all’inferenza a prestazioni più elevate in ambienti edge e cloud. L’azienda prevede di avviare i test formali con i clienti all’inizio del 2027 e afferma che la fornitura su larga scala seguirà la validazione dei clienti e la certificazione dei prodotti.
La proposta si basa su SRAM, DRAM e RISC-V
L’architettura 3D-CIM dell’azienda combina il calcolo in memoria basato su SRAM, un progetto di calcolo vicino alla memoria basato su DRAM e un sistema eterogeneo costruito attorno a RISC-V. Secondo l’azienda, il calcolo basato su SRAM mantiene alcune operazioni su matrici e vettori vicino ai dati memorizzati, mentre l’approccio basato su DRAM mira a migliorare le connessioni tra memoria e calcolo. Le estensioni RISC-V, i compilatori e gli strumenti software sono pensati per aiutare i clienti a eseguire modelli sui chip.
Micro-Nano Core afferma che i test su chip derivati da precedenti tape-out hanno mostrato una densità di calcolo pari a circa quattro-sei volte e un’efficienza energetica del calcolo pari a cinque-dieci volte quelle di un’architettura von Neumann convenzionale, a parità di processo produttivo, area e precisione. Si tratta di risultati riportati dall’azienda, non di confronti indipendenti contenuti nell’annuncio, che non fornisce i carichi di lavoro, la configurazione dei test o una verifica esterna necessari per valutarli. L’azienda sostiene che ridurre lo spostamento dei dati potrebbe favorire i carichi di lavoro di inferenza, nei quali l’accesso frequente ai pesi dei modelli e a una cache key-value può mettere sotto pressione la larghezza di banda della memoria.
La prossima prova è la validazione dei clienti
Micro-Nano Core afferma di collaborare già con piattaforme per telefoni, produttori originali di progetti e aziende di robotica sull’allineamento tecnico, sugli algoritmi e sui piani di prodotto. Alcuni progetti edge sono entrati nella fase di debugging congiunto, mentre partner nei servizi cloud e nelle infrastrutture per l’IA stanno valutando le proposte attraverso test di proof-of-concept. L’azienda non indica i nomi di questi potenziali clienti né comunica ordini di acquisto.
La dichiarazione di JianTou Investment nell’annuncio del finanziamento dell’azienda presenta l’investimento come una scommessa sul passaggio dall’addestramento all’inferenza. La tabella di marcia della stessa azienda offre una misura concreta di questa tesi: i tre chip per cui è stato completato il tape-out dovrebbero entrare nella fase di test con i clienti all’inizio del 2027, mentre la fornitura in lotti dipenderà dalla validazione e dalla certificazione. Finché questi passaggi non saranno completati, i progressi comunicati riguardano i finanziamenti, il tape-out e le valutazioni dei partner, non prodotti validati dai clienti e consegnati su larga scala.