The Pulse
Google completa il progetto della Coral NPU mentre Synaptics presenta chip da 400 GOPS
Google ha completato l’architettura a 32 bit della Coral NPU e ha pubblicato la versione 1.0 del suo compilatore IREE/MLIR il 20 ottobre 2026. Synaptics ha presentato i microcontrollori SR200 da 400 GOPS e ha reso disponibile su larga scala
AI.info Team · Scritto con l’IA · verificato ·
Google afferma che la sua architettura a 32 bit della Coral NPU, ora completata, può essere configurata per raggiungere fino a 1.000 miliardi di operazioni al secondo, con un obiettivo di consumo medio di 10 milliwatt durante l’inferenza. Queste cifre indicano obiettivi di progettazione, non i risultati di un benchmark su un chip in commercio. Annunciati il 20 ottobre, l’architettura e un nuovo compilatore open source arrivano insieme al lancio dei microcontrollori SR200 di Synaptics, da 400 miliardi di operazioni al secondo.
La Coral NPU punta a risolvere il problema della frammentazione
Google Research presenta Coral come uno standard aperto per hardware e software volto a ridurre il lavoro richiesto agli sviluppatori per trasferire i modelli tra chip per l’edge. La sua tesi è che architetture proprietarie e compilatori incompatibili possono costringere i team a riscrivere i kernel, quantizzare nuovamente i modelli e risolvere i problemi di toolchain distinte per ciascun chip. Coral si basa su un progetto RISC-V pensato per il machine learning e, secondo Google, consente agli sviluppatori di ottimizzare un modello una sola volta e distribuirlo su sistemi di fornitori diversi.
«Per risolvere la frammentazione nell’edge non basta pubblicare un set di istruzioni.»
Billy Rutledge, Google Research
La Matrix Execution Unit, ora completata, aggiunge un motore dedicato alla moltiplicazione di matrici, un’operazione fondamentale in molti carichi di lavoro legati alla visione e ai transformer. Google afferma che usa un’architettura basata sul prodotto esterno per eseguire 256 operazioni di moltiplicazione-accumulo per ciclo, riutilizzando pesi e attivazioni nei registri locali anziché recuperarli ripetutamente dalla memoria. L’architettura completa a 32 bit, compreso il progetto a livello di trasferimento tra registri, è disponibile su GitHub.
Un compilatore per JAX, PyTorch e TensorFlow
Google pubblica anche la versione 1.0 del Coral Compiler, basato su IREE e MLIR. La toolchain accetta modelli di JAX, PyTorch e TensorFlow, poi suddivide il lavoro tra una CPU host e la Coral NPU. Gestisce la fusione degli operatori e la suddivisione delle matrici in blocchi prima di tradurre i carichi di lavoro nelle istruzioni scalari, vettoriali e matriciali dell’architettura.
Il compilatore include un simulatore open source e un progetto FPGA di riferimento che, secondo Google, permettono ai team hardware e software di sottoporre i modelli a benchmark e testare le configurazioni dei chip prima della fabbricazione. L’obiettivo dichiarato da Google è evitare che i livelli delle reti neurali non supportati vengano eseguiti su una CPU generica, un comportamento che può aumentare la latenza e i consumi. La pubblicazione offre un percorso software aperto, ma non mostra di per sé quali siano le prestazioni del progetto su chip sottoposti a test indipendenti.
Synaptics porta Coral in due fasce di prodotto
La serie Astra SR200 di seconda generazione di Synaptics integra la tecnologia Coral NPU e offre, secondo i dati dichiarati, 400 GOPS in un microcontrollore a basso consumo. L’azienda si rivolge ai dispositivi indossabili alimentati a batteria e ai nodi di sensori industriali. Synaptics ha presentato anche il kit per sviluppatori Coralboard SR, basato sull’SR200, per realizzare prototipi di applicazioni edge e di IA fisica della classe dei microcontrollori.
Un prodotto distinto, la Coralboard SL, è ora disponibile su larga scala in tutto il mondo tramite DigiKey, secondo Google. Usa il processore Astra SL2619 di Synaptics e combina un sottosistema NPU Torq/Coral da 1 TOPS con una piattaforma basata su Linux destinata all’IoT e alla robotica. Google afferma che gli sviluppatori possono usare la stessa architettura e lo stesso flusso di lavoro del compilatore sia con la scheda SR, nella fascia dei milliwatt, sia con la scheda SL, dalla capacità di elaborazione superiore.
Un progetto aperto, con le prime realizzazioni commerciali
Google afferma di collaborare con VeriSilicon all’implementazione e alla verifica del progetto e con GlobalFoundries al suo processo 12LP+. Nel corso delle iterazioni del progetto RTL, l’azienda riferisce un miglioramento del 70% nei tempi del core e una riduzione fino al 15% dell’area occupata dalle celle standard. Si tratta di risultati ingegneristici riferiti da Google, non di misurazioni indipendenti dei prodotti Synaptics finiti.
L’annuncio dà forma concreta al progetto Coral, al compilatore e alle prime implementazioni di Synaptics, ma la prova principale resta l’adozione. Altri produttori di chip adotteranno l’architettura? E il compilatore condiviso riuscirà a gestire un numero sufficiente di carichi di lavoro reali da ridurre la necessità di software specifico per ciascun fornitore? Per ora, la scheda SL è disponibile tramite DigiKey; Google indica la serie SR200 e la Coralboard SR come nuovi prodotti lanciati sul mercato, senza precisare un prezzo al dettaglio né una data per una più ampia disponibilità del kit.